サムスンが発表：メモリ内計算（PIM）技術でAI処理能力を飛躍的に向上
サムスン電子は、メモリチップ内部での計算処理を可能にする「PIM（Processing-in-Memory）」技術をLPDDR5Xチップに実装し、次世代のコンピューティングソリューションとして発表しました。この技術は、従来のDRAMと外部の計算コア間のデータ転送に伴う長大な遅延（レイテンシ）と帯域幅のボトルネックを根本的に解消することを目的としています。
従来のDRAMアクセスでは、帯域幅はチップの外部インターフェースによって制限され、最大でも76.8 GB/s程度に留まっていました。しかし、サムスンが開発したLPDDR5X-PIMは、16個のバンクそれぞれにPIMブロックを配置することで、外部バスの制約を受けずにチップ内部の帯域幅を最大限に活用します。これにより、理論上の帯域幅は614 GB/sに達します。
このPIMブロックは、MAC（乗算・加算）ユニットを核とし、AIや機械学習（ML）の計算に特化しています。具体的には、モデルの重み（ウェイト）をDRAMにロードし、PIMブロック内で活性化ベクトル（アクティベーション）と組み合わせて計算を行います。単一のPIMブロックは、データクロックあたり4回のINT8またはFP8 MAC演算をサポートし、8チップを組み合わせることで、IntelのNPUに匹敵する9.6 INT8 TOPSの集積処理能力を実現します。
特筆すべきは、このPIM機能が標準のLPDDR5Xプロトコルを維持しつつ、特殊な行アドレス（MMIOのような役割）を設定することで、計算能力を露出させている点です。しかし、この革新的な技術は、ソフトウェア、OS、キャッシュ機構といった複数のレイヤーで複雑な課題を抱えています。PIMモードでのメモリアクセスは、従来のメモリ命令の意味を変えるため、マルチスレッディング環境での競合や、OSによる割り込み処理（コンテキストスイッチ）の管理が極めて困難であり、また、PIMメモリ領域をキャッシュ不可（uncacheable）に設定する必要があるため、CPUやGPUの性能を最大限に引き出すための工夫が求められています。
背景
従来のコンピューティングシステムでは、データ処理（計算）とデータ記憶（メモリ）が物理的に分離しているため、大量のデータをメモリから計算コアへ転送する際に、帯域幅と遅延が大きなボトルネックとなっていました。AIや機械学習モデルの計算負荷増大に伴い、この「メモリ・ウォール」問題の解決が喫緊の課題となっており、計算をメモリチップ内部に組み込むPIM技術が注目されています。
重要用語解説
- PIM (Processing-in-Memory): メモリチップ内部に計算ユニット（MACユニットなど）を組み込む技術。データ転送のボトルネックを解消し、AI処理の効率を劇的に向上させることを目的としています。
- LPDDR5X: 低消費電力（Low Power）を謳うDDR規格の最新世代メモリ。高い帯域幅と低消費電力を両立しており、今回のPIM技術の基盤となる高性能なメモリ規格です。
- MACユニット: 乗算・加算（Multiply-Accumulate）ユニットの略。AIやディープラーニングにおける行列演算（重みと入力の掛け算）の中核となる計算処理を行う回路です。
今後の影響
PIM技術の実現は、AIアクセラレータの設計パラダイムを根本的に変革します。これにより、データセンターやエッジデバイスにおけるAI処理の電力効率と速度が飛躍的に向上することが期待されます。しかし、ソフトウェアやOSレベルでの複雑な対応が必要なため、今後のシステムアーキテクチャ全体の見直しと、新しいプログラミングモデルの確立が不可欠となります。